(BIST) Built in self test verilog/ vhdlcode for memory

Geschlossen Veröffentlicht vor 5 Jahren Bezahlt bei Lieferung
Geschlossen Bezahlt bei Lieferung

The aim of the project is to design a BIST controller to insert and detect the faults (defect) like Read disturbance, Erase disturbance, Program disturbance, SAF, TF, ADF, CFs, TF, NPSF, Retention fault in FLASH memory by using BIST algorithm like March algorithm using verilog or VHDL in Xilinx or Modelsim.

Need Simulation waveforms for the same.

Ingenieurwesen Microcontroller Verilog / VHDL

Projekt-ID: #17806030

Über das Projekt

1 Vorschlag Remote Projekt Aktiv vor 5 Jahren

1 Freelancer bietet durchschnittlich ₹30000 für diesen Job

EslamElGeddawy

Hi, I hope you are doing well and enjoying digital design. I believe implementing a design right form modeling until verifying it on an FPGA is always a very special experience. Throughout my 3+ years of experie Mehr

₹30000 INR in 5 Tagen
(5 Bewertungen)
2.9