Wie es funktioniert

Jobs durchsuchen

Hire Freelancers

USB 2.0 Protocol Verification using System Verilog

₹600-1500 INR

Geschlossen

Veröffentlicht

vor fast 2 Jahren

₹600-1500 INR

Bezahlt bei Lieferung

I am looking to develop a Verification Code using System Verilog for USB 2.0 Protocol and also I want a verification plan for that . Kindly note that I want Complete TB code for all the components in Environment and also Test and Top instances as well . For any query/ or clarity ping me.

Projekt-ID: 34094163

Über das Projekt

2 Vorschläge

Remote Projekt

Aktiv vor 2 Jahren

Möchten Sie etwas Geld verdienen?

E-Mail-Adresse

Vorteile einer Ausschreibung auf Freelancer

Legen Sie Ihr Budget und Ihren Zeitrahmen fest

Für Ihre Arbeit bezahlt werden

Skizzieren Sie Ihren Vorschlag

Sie können sich kostenlos anmelden und auf Aufträge bieten

2 Freelancer bieten im Durchschnitt ₹16.137 INR für diesen Auftrag

Flagge von UKRAINE

Hello, I'm experienced verification engineer. I can develop UVM environment for your DUT with decent coverage and verification plan. Regards, Nikita.

₹22.273,04 INR in 7 Tagen

5,0

(2 Bewertungen)

2,9

2,9

@trustedservice12

Flagge von NIGERIA

Hello There, Greetings for the day and hope you are doing fantastic. I have gone through your project requirement and i am very much confident in delivering your project in right time with quality work. For the further conversation you may open chat box and write us. Hope to hear from you soon & looking forward to have a long term business relationship with you. Thanks & Regards [embedded]

₹10.000 INR in 1 Tag

0,0

(0 Bewertungen)

0,0

0,0

Ein Projekt wie dieses veröffentlichen

Über den Kunden

Flagge von INDIA

Varanasi, India

0,0

0

Mitglied seit Jan. 10, 2022

Kundenüberprüfung

Vorheriger Auftrag

Nächster Auftrag

Ähnliche Aufträge

EDA Flow Interface Development

$15-25 USD / hour

Basic Logic Gates VHDL Circuit Design -- 2

₹750-1250 INR / hour

RTL Knowledge for Integrated Circuit Design

₹12500-37500 INR

EDA Flow Interface Development

$15-25 USD / hour

Design and Simulate multipliers in Circuitverse and Logisim

Design and Simulate multipliers in Circuitverse and Logisim

FPGA Board Hardware Implementation

₹12500-37500 INR

Fast NTT Implementation Using Xilinx Artix-7 -- 2

₹1500-12500 INR

Verilog Expert for NTT Design Optimization

₹1500-12500 INR

Verilog Expert for NTT Design Optimization

₹1500-12500 INR

Converting c++ project to verilog using HLS vitis and run on FPGA device

FPGA Board Hardware Implementation

₹12500-37500 INR

RTL Knowledge for Integrated Circuit Design

₹12500-37500 INR

Magic Tool VLSI Circuit Optimization Specialist

Fast NTT Implementation Using Xilinx Artix-7 -- 2

₹1500-12500 INR

Magic Tool VLSI Circuit Optimization Specialist

Converting c++ project to verilog using HLS vitis and run on FPGA device

Basic Logic Gates VHDL Circuit Design -- 2

₹750-1250 INR / hour

Basic Logic Gates VHDL Circuit Design -- 2

₹750-1250 INR / hour

Fast NTT Implementation Using Xilinx Artix-7 -- 2

₹1500-12500 INR

Ein Projekt wie dieses veröffentlichen

Danke! Wir haben Ihnen per E-Mail einen Link geschickt, über den Sie Ihr kostenloses Guthaben anfordern können.

Beim Senden Ihrer E-Mail ist ein Fehler aufgetreten. Bitte versuchen Sie es erneut.

Vorschau wird geladen

Erlaubnis zur Geolokalisierung erteilt.

Ihre Anmeldesitzung ist abgelaufen und Sie wurden abgemeldet. Bitte melden Sie sich erneut an.